pcb阻抗設(shè)計優(yōu)選企業(yè),俱進科技線路板設(shè)計

初學(xué)者的十大PCB布線技巧

有一句老話：PCB設(shè)計是90％的布局和10％的布線。 今天仍然是這樣，組件的放置將決定布線將花費多少時間，但這并不意味著布線PCB不再那么重要。 這只是您在每項活動上花費多少時間的問題。

如果這是您初次進行PCB布局，那么看到混亂的模樣可能有點嚇人。 使用這十大PCB布線技巧以及我們的十大元器件放置技巧，可以使您的初次PCB布局成功。

貼士2 –了解制造商的規(guī)格

在開始鋪設(shè)銅走線之前，請先花時間給制造商打電話或發(fā)電子郵件給他們，以查看他們是否對Zui小走線寬度，走線間隔以及它們可以處理的層數(shù)有任何特定要求。板（以合適的價格）

為什么？通過預(yù)先了解此信息，您可以在設(shè)計規(guī)則中設(shè)置走線寬度和間距值，而不必重新布線整個電路板布局。通過使用制造商可以生產(chǎn)的走線寬度和間距，在制造電路板時，可以使每個人的生活變得更加輕松。

設(shè)計PCB電路板的10個簡單步驟

步驟6：放置組件

目前主流的PCB設(shè)計軟件提供了很大的靈活性，并允許您快速將元件放置在電路板上。 您可以自動排列組件，也可以手動放置它們。 您還可以一起使用這些選項，從而可以利用自動放置的速度，并確保按照良好的組件放置準(zhǔn)則對電路板進行布局。

步驟7：插入鉆孔

在布線之前，Zui好先放置鉆孔（安裝和過孔）。 如果您的設(shè)計很復(fù)雜，則可能需要在走線布線過程中至少修改一些通孔位置。 可以通過“屬性”對話框輕松完成此操作，如下所示。

您在此處的偏好應(yīng)遵循PCB制造商的制造設(shè)計（DFM）規(guī)范。 如果您已經(jīng)將PCB DFM要求定義為設(shè)計規(guī)則（請參見步驟5），則當(dāng)您在布局中放置過孔，鉆孔，焊盤和走線時，PCB設(shè)計軟件將自動檢查這些規(guī)則。

高速電路設(shè)計面臨的問題

電源完整性

電源完整性（Power Integrity，PI）是指系統(tǒng)運行過程中電源波動的情況，或者說電源波形的質(zhì)量。在高速數(shù)字電路中，當(dāng)數(shù)字集成電路上電工作時，它內(nèi)部的門電路輸出會發(fā)生從高到低或者從低到高的狀態(tài)轉(zhuǎn)換，這時會產(chǎn)生一個瞬間變化的電流Δi，這個電流在流經(jīng)返回路徑上存在的電感時會形成交流壓降，從而引起地彈噪聲，當(dāng)同時發(fā)生狀態(tài)轉(zhuǎn)換的輸出緩沖器較多時，這個壓降將足夠大，從而導(dǎo)致電源完整性問題。

事實上，高速PCB的信號完整性、電源完整性和電磁兼容這三個方面是互相作用和影響的。良好的電源完整性有利于信號完整性和電磁兼容；良好的信號完整性不僅可以降低PCB對外界的電磁輻射，而且還增強了PCB對外部電磁干擾的抗擾度；而良好的電磁兼容有利于信號完整性的保持，實際設(shè)計中應(yīng)統(tǒng)籌考慮。

什么是PCB中的板級去耦呢？

板級去耦其實就是電源平面和地平面之間形成的等效電容，這些等效電容起到了去耦的作用。主要在多層板中會用到這種設(shè)計方法，因為多層板可以構(gòu)造出電源層和地層，而一層板與兩層板沒有電源層和地層，所以設(shè)計不了板級去耦。

多層板設(shè)計板級去耦時，為了達到好的板級去耦效果，一般在做疊層設(shè)計時把電源層和地層設(shè)計成相鄰的層。相鄰的層降低了電源?地平面的分布阻抗。從平板電容的角度來分析，由電容計算公式C=εs/4πkd可以，兩平板之間的距離d越小，電容值越大，相當(dāng)于加了一個大的電解電容，相鄰的層兩平面的d是比較小的，所以電源層和地層設(shè)計成相鄰的層，可以達到比較好的去耦效果。