M6二代CPU箱可換修貨真價實

CPU控制技術的主要形式，時間控制。將時間定時應用于各種操作中，就是所謂的時間控制。在執(zhí)行某一指令時，應當在規(guī)定的時間內完成，CPU的指令是從高速緩沖存儲器或存儲器中取出，之后再進行指令譯碼操作，主要是在指令寄存器中實施，在這個過程中，需要注意嚴格控制程序時間。

更優(yōu)化的CPU架構是superscalar架構（超標量架構）。這種架構將取指、解了碼、執(zhí)行單元分開，有大量的執(zhí)行單元，然后每個取指 解了碼的部分都以并行的方式運行。比如有2個取指 解了碼的并行工作線路，每個工作線路都將解了碼后的指令放入一個緩存緩沖區(qū)等待執(zhí)行單元去取出執(zhí)行。

CPU控制技術的主要形式，插入控制。CPU 對于操作控制信號的產生，主要是通過指令的功能來實現(xiàn)的，通過將指令發(fā)給相應部件，達到控制這些部件的目的。實現(xiàn)一條指令功能，主要是通過計算機中的部件執(zhí)行一序列的操作來完成。較多的小控制元件是構建集中處理模式的關鍵，目的是為了更好的完成CPU數(shù)據(jù)處理操作。

除了嵌入式系統(tǒng)，多數(shù)CPU都有兩種工作模式：內核態(tài)和用戶態(tài)。這兩種工作模式是由PSW寄存器上的一個二進制位來控制的。內核態(tài)的CPU，可以執(zhí)行指令集中的所有指令，并使用硬件的所有功能。

用戶態(tài)的CPU，只允許執(zhí)行指令集中的部分指令。一般而言，IO相關和把內存保護相關的所有執(zhí)行在用戶態(tài)下都是被禁止的，此外其它一些特權指令也是被禁止的，比如用戶態(tài)下不能將PSW的模式設置控制位設置成內核態(tài)。

控制器之所以知道數(shù)據(jù)放哪里、做什么運算(比如是做加法還是邏輯運算?)都是由指令告訴控制器的，每個指令對應一個基本操作，比如加法運算對應一個指令。例如，將兩個MDR寄存器(保存了來自內存的兩個數(shù)據(jù))中的值拷貝到ALU中，然后根據(jù)的操作指令執(zhí)行加法運算，將運算結果拷貝會一個MDR寄存器中，后寫入到內存。

關于CPU上的高速緩存

1、高速的緩存是CPU的寄存器，它們和CPU的材料相同，靠近CPU或接近CPU，訪問它們沒有時延(<1ns)。但容量很小，小于1kb。

2、寄存器之下，是CPU的高速緩存。分為L1緩存、L2緩存、L3緩存，每層速度按數(shù)量級遞減、容量也越來越大。

3、每核心都有一個自己的L1緩存。L1緩存分兩種：L1指令緩存(L1-icache)和L1數(shù)據(jù)緩存(L1-dcache)。L1指令緩存用來存放已解了碼指令，L1數(shù)據(jù)緩存用來放訪問非常頻繁的數(shù)據(jù)。

4、L2緩存用來存放近期使用過的內存數(shù)據(jù)。更嚴格地說，存放的是很可能將來會被CPU使用的數(shù)據(jù)。

5、多數(shù)多核CPU的各核都各自擁有一個L2緩存，但也有多核共享L2緩存的設計。無論如何，L1是各核私有的(但對某核內的多線程是共享的)。