射頻電路板設計誠信企業“本信息長期有效”

高速PCB設計技巧

廣州俱進科技有限公司是一家提供PCB 設計,生產和貼裝的公司，公司總部定位于廣州，并在成都和廣州設立PCB布線團隊， PCB和貼裝工廠則在廣州和東莞.  在“以市場為導向， 以質量為中心”的思想指導下， 公司不斷引進先進的生產設備， 擴大技術人員的規模。 公司是由從事電路板制造超15年的資1深人員創建， 并且培養了一群訓練有素的員工和一個高素質的管理團隊。 我們擁有先進的生產工藝， 精密的測試設備和高1端的自動化設備，從而保證PCB板和貼裝的加急件準期率，使我們不斷地提升在PCB行業中的地位， 并在客戶面前樹立了良好的企業形象。

下面我們談一談高速PCB設計的技巧

1.知道可以提供高1級選項的設計軟件

它需要很多復雜的功能，才能在CAD軟件中進行高速設計。而且，可能沒有太多針對業余愛好者的程序，并且通常沒有基于Web套件的選項。因此，您需要對強大的CAD工具有更好的了解。

2.高速路由

當涉及到高速走線時，設計人員需要了解基本走線的規則，包括不切斷接地層和保持走線較短。因此，請防止數字線路出現一定距離的串擾，并屏蔽所有干擾產生因素，以免損壞信號完整性。

3.帶阻抗控制的走線

對于某些大約40-120歐姆的信號，它需要阻抗匹配。特征阻抗匹配的提示是天線和許多差分對。

設計人員必須了解如何計算走線寬度和必要的阻抗值的疊層，這一點很重要。如果阻抗值不正確，可能會對信號造成嚴重影響，從而導致數據損壞。

4.長度匹配跡線

高速內存總線和接口總線中有很多行。這些線路可以在很高的頻率下工作，因此至關重要的是，信號必須同時從發送端到接收端。此外，它還需要一種稱為長度匹配的功能。因此，常見的標準定義了需要與長度匹配的公差值。

5.小化回路面積

高速PCB設計人員需要了解一些技巧，高頻信號會導致EMI，EMC等問題。因此，他們需要遵守基本規則，例如具有連續的接地層并通過優化走線的電流返回路徑來減小環路面積，以及放入許多縫合過孔。

PCB設計過程簡介

PCB設計是在電路原理圖繪制完成的基礎上進行的。首先要依據規則繪制好電路原理圖，保證各部分連接線的正確和有效，設計完電路原理圖后，要進行ERC檢查，檢查無誤后進入PCB編輯器中，之后點擊菜單欄的工具，選擇封裝管理器，進入封裝管理器頁面，單擊左邊的每一個元件，而后選擇封裝時的元器件，之后建立一個PCB工程，在菜單欄找到并點擊文件，選擇新建，再選擇Project。保存更名完成后將之前的原理圖拖入該Project工程文件，然后點擊空白處并建立一個PCB文件，保存原理圖和PCB文件。在界面左下角點擊File,在上方矩框內找到PCB Board izard,根據向導點擊下一步，這里我們選擇了英制單位mi1，接下來選擇板剖面，這擇板層及過孔類型，選擇組件和布線工藝，選擇默認線和過孔尺寸等一系列選擇設置，在上述都設置好之后即完成了該步驟。接著點擊設計，選擇Update PCB document,在彈出的對話框點擊生效更改。在布局中，我們選擇了手動布局，相對自動布局來說這一步是為了保證板面元件的分布能更有效利用矩形空間并有利于接下來的布線，之后設置布線策略，選擇編輯布線規則，我們將這種布線方式和水平，垂直方向上的都做了對照。

由此我們通過菜單命令完成了將電路原理圖中元件器對應的封裝加載到PCB編輯器中，在此基礎上根據原定的制板要求，通過上述一系列的操作步驟完成了PCB的設計。

高速電路設計面臨的問題

信號完整性

信號完整性（Signal Integrity，SI）是指信號在信號線上的質量，即信號在電路中以正確的時序和電壓作出響應的能力。如果電路中信號能夠以要求的時序、持續時間和電壓幅度到達接1收器，則可確定該電路具有較好的信號完整性。反之，當信號不能正常響應時，就出現了信號完整性問題。

高速PCB的信號完整性問題主要包括信號反射、串擾、信號延遲和時序錯誤。

● 反射：信號在傳輸線上傳輸時，當高速PCB上傳輸線的特征阻抗與信號的源端阻抗或負載阻抗不匹配時，信號會發生反射，使信號波形出現過沖、下沖和由此導致的振鈴現象。過沖（Overshoot）是指信號跳變的初個峰值（或谷值），它是在電源電平之上或參考地電平之下的額外電壓效應；下沖（Undershoot）是指信號跳變的下一個谷值（或峰值）。過大的過沖電壓經常長期性地沖擊會造成器件的損壞，下沖會降低噪聲容限，振鈴增加了信號穩定所需要的時間，從而影響到系統時序。

● 串擾：在PCB中，串擾是指當信號在傳輸線上傳播時，因電磁能量通過互容和互感耦合對相鄰的傳輸線產生的不期望的噪聲干擾，它是由不同結構引起的電磁場在同一區域里的相互作用而產生的?；ト菀l耦合電流，稱為容性串擾；而互感引發耦合電壓，稱為感性串擾。在PCB上，串擾與走線長度、信號線間距，以及參考地平面的狀況等有關。

● 信號延遲和時序錯誤：信號在PCB的導線上以有限的速度傳輸，信號從驅動端發出到達接收端，其間存在一個傳輸延遲。過多的信號延遲或者信號延遲不匹配可能導致時序錯誤和邏輯器件功能混亂。

1.什么PCB背鉆？

背鉆其實就是控深鉆比較特殊的一種，在多層板的制作中，例如12層板的制作，我們需要將首層連到第9層，通常我們鉆出通孔（一次鉆），然后陳銅。這樣首層直接連到12層，實際我們只需要從1層連到第9層，10到12層由于沒有線路相連，像一個柱子。

這個柱子影響信號的通路，在通訊信號會引起信號完整性問題。所以將這個多余的柱子（業內叫STUB）從反面鉆掉（二次鉆）。所以叫背鉆，但是一般也不會鉆那么干凈，因為后續工序會電解掉一點銅，且鉆尖本身也是尖的。所以PCB廠家會留下一小點，這個留下的STUB的長度叫B值，一般在50-150UM范圍為好。